T 0979/99 () of 10.6.2002

Sachverhalt und Anträge

I. Die Beschwerde richtet sich gegen die Zurückweisung der europäischen Patentanmeldung Nr. 95 941 590.2 durch die Prüfungsabteilung.

II. Als Gründe für die Zurückweisung gab die angefochtene Entscheidung mangelnde Klarheit des Anspruchs 1 (Artikel 84 EPÜ) sowie mangelnde erfinderische Tätigkeit (Artikel 56 EPÜ) an. Die Neuheit der Erfindung wurde nicht bestritten.

III. Im Beschwerdeverfahren wurden folgende Dokumente des Standes der Technik berücksichtigt:

D1: US-A-5 266 848;

D2: EP-A-0 082 208;

D3: US-A-4 656 373;

D4: US-A-4 649 521 und

D5: IEEE International Solid State Circuits Conference 1991, Digest of Technical Papers, Seiten 260, 261 und 326, "A 60ns 16Mb Flash EEPROM with Program and Erase Sequence Controller".

IV. In einer mündlichen Verhandlung vor der Kammer, die am 10. Juni 2002 stattfand, beantragte der Beschwerdeführer, die Zurückweisungsentscheidung aufzuheben und ein Patent mit folgenden Unterlagen zu erteilen:

Beschreibung: Seite 1 mit Einschub (Seiten a und b) und Seiten 2 bis 6, überreicht in der mündlichen Verhandlung;

Ansprüche: 1 bis 6, überreicht in der mündlichen Verhandlung;

Zeichnungen: Figuren 1 bis 4 der veröffentlichten Anmeldung (WO 96/21971).

V. Der einzige unabhängige Anspruch lautet wie folgt:

"1. Verfahren zum Schalten von höheren Spannungen auf einem Halbleiterchip mittels einer auf diesem realisierten Schaltungsanordnung, die gebildet ist

- mit einer ersten Serienschaltung aus einem ersten p-Kanal- (P1) und einem ersten n-Kanal-Transistor (N1), die zwischen einen ersten Schaltanschluß (VH1) und einen zweiten Schaltanschluß (VL1) geschaltet ist,

- mit einer zweiten Serienschaltung aus einem zweiten p-Kanal- (P2) und einem zweiten n-Kanal-Transistor (N2), die zwischen den ersten Schaltanschluß (VH1) und einen ersten Eingangsanschluß (E1) geschaltet ist,

- wobei der Verbindungspunkt der beiden Transistoren (P1, N1) der ersten Serienschaltung mit dem Gate-Anschluß des zweiten p-Kanal-Transistors (P2) verbunden ist und einen Ausgangsanschluß (A) bildet,

- wobei der Verbindungspunkt der Transistoren (P2, N2) der zweiten Serienschaltung mit dem Gateanschluß des ersten p-Kanal-Transistors (P1) verbunden ist und

- wobei der Gate-Anschluß des zweiten n-Kanal-Transistors (N2) einen zweiten Eingangsanschluß (E2) bildet,

- mit einer dritten Serienschaltung aus einem dritten p-Kanal- (P3) und einem dritten n-Kanal-Transistor (N3), die zwischen einen dritten Eingangsanschluß (E3) und den zweiten Schaltanschluß (VL1) geschaltet ist,

- wobei der Verbindungspunkt der beiden Transistoren (P1, N1) der ersten Serienschaltung mit dem Gate-Anschluß des dritten n-Kanal-Transistors (N3) verbunden ist,

- wobei der Verbindungspunkt der Transistoren (P3, N3) der dritten Serienschaltung mit dem Gateanschluß des ersten n-Kanal-Transistors (N1) verbunden ist und

- wobei der Gate-Anschluß des dritten p-Kanal-Transistors (P3) einen vierten Eingangsanschluß (E4) bildet, wobei

- zuerst an die Eingangsanschlüsse (E1, E2, E3, E4) Potentiale angelegt werden, und

- erst nach dem Anlegen der Potentiale an die Eingangsanschlüsse (E1, E2, E3, E4) an den ersten Schaltanschluß (VH1) ein Potential, das größer als die Potentiale an den Eingangsanschlüssen ist oder an den zweiten Schaltanschluß (VL1) ein Potential, das kleiner als die Potentiale an den Eingangsanschlüssen ist, angelegt wird."

VI. Der Beschwerdeführer argumentierte im wesentlichen wie folgt:

Der Begriff der Betriebsspannung sei dem Fachmann klar: eine Betriebsspannung sei eine Spannung, die dauerhaft zum Erhalt des Betriebes am Halbleiterchip angelegt werde. Anspruch 1 sei auf jedem Fall deutlich gefaßt, da er den von der ersten Instanz beanstandeten Begriff nicht mehr erwähne. Die eingereichten Änderungen seien außerdem durch die ursprüngliche Offenbarung gestützt und gingen also nicht über den ursprünglichen Inhalt der Anmeldung hinaus.

Die aus Dokument D1 bekannte Anordnung sei eine Signaltreiberschaltung und diene nicht zum Schalten von Spannungen, insbesondere nicht von Programmier- und Löschspannungen eines nicht-flüchtigen Speichers. Das beanspruchte Verfahren könne daher für den Fachmann nicht naheliegend sein, da der Stand der Technik keinen Hinweis gebe, die Anordnung von D1 zum Schalten von Spannungen in einem Halbleiterchip, insbesondere einem nicht-flüchtigen Speicher, wie dem in D5 offenbarten Speicher, zu verwenden.

Ferner könnten die bekannten Schaltungen für Programmier- und Löschspannungen jeweils nur positive oder negative Spannungen schalten, so daß durch das im Anspruch 1 definierten Verfahren beispielweise bei Flash-EEPROM-Speichern, bei denen sowohl positive als auch negative Spannungen erforderlich seien, eine erhebliche Flächenersparnis gegenüber der Verwendung bekannter Schaltungen resultiere.

Entscheidungsgründe

1. Die Beschwerde ist zulässig.

2. Änderungen

2.1. Aus Seite 5, Zeilen 13 bis 35 der ursprünglich eingereichten Beschreibung leitet der Fachmann die Lehre ab, daß Potentiale, die kleiner als das erste hohe Potential und größer als das erste niedere Potential sind, zum Anlegen an die Eingangsanschlüsse der Schaltungsanordnung geeignet sind.

Die Stelle auf Seite 5, Zeilen 4 bis 11 der Beschreibung in der ursprünglichen Fassung bezieht sich auf das (Singular) zum Ausgangsanschluß durchzuschaltenden Potential. Aus dieser Stelle ist daher die Lehre ersichtlich, jeweils ein einziges durchzuschaltendes Potential an den ersten bzw. den zweiten Schaltanschluß der Schaltungsanordnung anzulegen.

Der Gegenstand des vorliegenden Anspruchs 1, der aus der Kombination dieser Lehren mit den Merkmalen der ursprünglich eingereichten Ansprüche 1 und 7 besteht, war daher in der ursprünglichen Anmeldung offenbart.

2.2. Das Merkmal von vorliegendem Anspruch 2 ist auf Seite 5, Zeilen 4 bis 11 der ursprünglich eingereichten Beschreibung angegeben.

2.3. Aus Seite 6, Zeilen 1 bis 6 und 21 bis 28 der ursprünglich eingereichten Beschreibung ist das Merkmal herzuleiten, daß die zweiten hohen bzw. niederen Potentiale den Halbleiterchip versorgen und daher Betriebsspannungen sind. Der vorliegende Anspruch 3 bzw. 4, der dieses Merkmal mit denen des ursprünglich eingereichten Anspruchs 2 bzw. 3 wiedergibt, geht daher nicht über den ursprünglichen Inhalt der Anmeldung hinaus.

2.4. Der vorliegende Anspruch 5 bzw. 6 entspricht dem ursprünglich eingereichten Anspruch 4 bzw. 5.

2.5. Die Beschreibung ist in Einklang mit den vorliegenden Ansprüche gebracht worden. Zusätzlich zu dem aus D5 bekannten Stand der Technik, der schon in der ursprünglich eingereichten Beschreibung gewürdigt war, ist auch der Stand der Technik nach D1 in der Beschreibung angegeben worden.

2.6. Die Kammer kommt daher zu dem Schluß, daß die Anmeldung in der vorliegenden Fassung Artikel 123 (2) EPÜ nicht verletzt.

3. Klarheit

3.1. Der unabhängige Anspruch 1 gibt an, daß das an dem Schaltanschluß (VH1 bzw. VL1) angelegte Potential größer bzw. kleiner ist als die Potentiale an den Eingangsanschlüssen der Schaltungsanordnung. Der Wortlaut des Anspruchs 1 wird daher als deutlich erachtet, da Anspruch 1 die Potentiale an den Schaltanschlüssen mit Bezug auf die an den Eingangsanschlüssen angelegten Potentiale eindeutig definiert.

3.2. Die abhängigen Ansprüche 3 und 4 geben an, daß an bestimmten Eingangsanschlüssen der Schaltungsanordnung ein zweites hohes Potential (VH2) und ein zweites niederes Potential (VL2) angelegt werden, die gleich der hohen bzw. niederen Betriebsspannung sind.

Man kann davon ausgehen, daß der Fachmann Spannungen, die auf einem Halbleiterchip ständig zur Verfügung stehen und den Betrieb des Chips sichern, als Betriebsspannungen betrachtet. Da die Ansprüche 3 und 4 direkt oder indirekt von dem unabhängigen Anspruch 1 abhängig sind und alle Merkmale des Anspruchs 1 enthalten, sind die in Ansprüchen 3 und 4 erwähnten Betriebsspannungen kleiner bzw. größer, als die an den Schaltanschlüssen angelegten Potentiale. Nach Auffassung der Kammer sind somit die Betriebsspannungen in den Ansprüchen 3 und 4 für den Fachmann deutlich genug definiert.

3.3. Die Kammer ist daher der Auffassung, daß der Wortlaut der Ansprüche deutlich ist und dem entsprechenden Erfordernis des Artikels 84 EPÜ genügt.

4. Erfinderische Tätigkeit

4.1. Ausgehend von dem Stand der Technik nach dem Dokument D5, das eine Schaltungsanordnung vorsieht, die nur in der Lage ist, ein Potential zu schalten, das höher als die "Steuerpotentiale" an seinen Eingangsanschlüsse ist, ist es Aufgabe der Erfindung, ein Verfahren anzugeben, wobei mittels einer Schaltungsanordnung Potentiale auf einem Halbleiterchip geschaltet werden können, die sowohl höher als auch niedriger sein können, als die "Steuerpotentiale", die an die Eingangsanschlüsse angelegt werden können.

4.2. Im wesentlichen löst die Erfindung dieses Problem dadurch, daß eine besondere, in Anspruch 1 definierte Schaltungsanordnung so betrieben wird, daß zuerst an die Eingangsanschlüsse der Schaltungsanordnung Potentiale angelegt werden und erst nach dem Anlegen der Potentiale an die Eingangsanschlüsse ein Potential an einen Schaltanschluß angelegt wird, das größer oder kleiner als die Potentiale an den Eingangsanschlüssen ist.

4.3. Was die in Anspruch 1 definierte Schaltungsanordnung betrifft, ist es unbestritten, daß diese als solche aus Dokument D1 bekannt ist. Die Anordung von D1 (Figur 1A: REC2; Figur 2: REC4) ist auch Teil eines Halbleiterchips (Figur 1A: CHP1; Figur 2: CHP2). Im Gegensatz zur Erfindung dient die Anordnung von D1 aber nicht als Schalter, sondern sie dient dazu, die Amplitude eines Bussignals, die am Eingang eines Busses herabgesetzt worden war, wieder auf das ursprüngliche Niveau anzuheben. Mit anderen Worten erhöht die Anordnung von D1 die Amplitude eines an seinen Eingangsanschlüssen angelegten Signals, d. h. sie hat die Funktion eines Verstärkers.

4.4. Aufgrund ihrer Struktur und beschriebenen Funktion muß die Anordnung von D1 dauernd mit Betriebsspannungen (VCC, VSS) versorgt werden. Dies bedeutet, daß Potentiale (VCC, VSS) an beiden "Schaltanschlüssen" der Anordnung von D1 ständig gleichzeitig vorhanden sein mussen und nicht erst nach dem Anlegen der Potentiale an die Eingangsanschlüsse angelegt werden können. Aufgrund von D1 allein hatte daher der Fachmann keinen Anlaß, die dort beschriebene Anordnung so zu betreiben, wie es in Anspruch 1 angegeben ist.

4.5. Wie Dokument D5 beschreiben auch die Dokumente D2, D3 und D4 Halbleiterspeicherchips mit Schaltungen zum Schalten von Potentialen, die höher als die "Steuerpotentiale" an deren Eingangsanschlüssen sind. In diesen Dokumenten ist das Schalten eines Potentials, das niedriger als die "Steuerpotentiale" ist, d. h. niedriger als die Potentiale, die an die Eingangsanschlüsse angelegt werden können, nicht vorgesehen.

4.6. Die an die "Schaltanschlüsse" der Anordnung von D1 angelegten Potentiale sind Betriebsspannungen (VCC, VSS) und müssen beide ständig vorhanden sein, um den Betrieb der Anordnung zu sichern. Die Anordnung von D1 ist also nicht so konzipiert, daß ein Potential an einen "Schaltanschluß" erst nach Anlegen der Potentiale an die Eingangsanschlüsse angelegt werden kann. Nach Auffassung der Kammer erkennt daher der Fachmann ohne ex post Betrachtung nicht, daß die Anordnung von D1 so modifiziert werden kann, daß sie gemäß dem in Anspruch 1 angegebenen Verfahren betrieben werden kann.

4.7. Die Kammer ist daher zu dem Schluß gekommen, daß der Gegenstand des Anspruchs 1 sich für den Fachmann nicht in naheliegender Weise aus dem Stand der Technik ergibt. Die in Anspruch 1 definierte Erfindung gilt daher als auf einer erfinderischen Tätigkeit beruhend (Artikel 56 EPÜ).

4.8. Die Gegenstände der Ansprüche 2 bis 6 gelten auch als auf einer erfinderischen Tätigkeit beruhend, da diese Ansprüche von dem Anspruch 1 abhängig sind.

ENTSCHEIDUNGSFORMEL

Aus diesen Gründen wird entschieden:

1. Die angefochtene Entscheidung wird aufgehoben.

2. Die Angelegenheit wird an die erste Instanz zurückverwiesen mit der Anordnung, ein Patent mit folgender Fassung zu erteilen:

Beschreibung: Seite 1 mit Einschub (Seiten a und b) und Seiten 2 bis 6, überreicht in der mündlichen Verhandlung;

Ansprüche: 1 bis 6, überreicht in der mündlichen Verhandlung;

Zeichnungen: Figuren 1 bis 4 der veröffentlichten Anmeldung (WO 96/21971).