T 2121/16 () of 20.4.2020

Sachverhalt und Anträge

I. Die Beschwerde der Anmelderin (Beschwerdeführerin) richtet sich gegen die Entscheidung der Prüfungsabteilung, mit der die Europäische Patentanmeldung Nr. 10 192 542.8 zurückgewiesen wurde.

II. Die folgenden im Prüfungsverfahren genannten Dokumente sind für diese Entscheidung relevant:

D1: EP 0 772 288 A2

D2: US 6 208 041 B1

III. In der angefochtenen Entscheidung war die Prüfungsabteilung zu dem Schluss gelangt, dass der Gegenstand der Ansprüche 1 und 14 in der Fassung vom 28. November 2013 nicht neu sei gegenüber dem Dokument D1.

IV. Mit der Beschwerdebegründung vom 20. April 2016 beantragte die Beschwerdeführerin die Aufhebung der angefochtenen Entscheidung und Erteilung eines Patents auf der Grundlage der folgenden Unterlagen, die der angefochtenen Entscheidung zugrunde liegen:

Ansprüche:

Nr. 1 bis 24, eingereicht mit Schreiben vom 28. November 2013;

Beschreibung:

Seiten 1, 8 bis 11, wie ursprünglich eingereicht;

Seiten 2 bis 7, 7a, eingereicht mit Schreiben vom 28. November 2013;

Zeichnungen:

Blätter 1/2 bis 2/2 wie ursprünglich eingereicht.

V. Anspruch 1 lautet wie folgt:

"Schaltungsanordnung für Leistungshalbleiterbauelemente (2), umfassend

mehrere Module (Ml, M2, M3, M4), bei denen jeweils ein Treiber (3) mit zumindest einem Leistungshalbleiterbauelement (2) über zumindest eine erste Leitung (4) verbunden ist,

wobei eine mit den Treibern (3) über zweite Leitungen (6) verbundene Schaltzeitpunktschaltung (5) vorgesehen ist, mit der für jeden der Treiber (3) ein individuelles Schaltsignal (SA1, SA2, SA3, SA4) erzeugbar ist, wobei jedes der Schaltsignale (SA1, SA2, SA3, SA4) für den jeweiligen Treiber (3) individuell bezüglich des Schaltzeitpunkts ist, wobei die Schaltzeitpunktschaltung (5) zur Erzeugung der individuellen Schaltsignale (SA1, SA2, SA3, SA4) in Abhängigkeit eines Steuersignals (S) betreibbar ist, wobei zumindest einige der Schaltsignale mit einem vorgegebenen individuellen Schalt-Offset (SO1, SO2, SO3, SO4) erzeugbar sind, wobei der jeweilige Schalt-Offset (SO1, SO2, SO3, SO4) so gewählt ist, dass ein sich ergebendes asynchrones Schaltverhalten der Leistungshalbleiterbauelemente (2) korrigiert wird."

Die Ansprüche 2 bis 13 sind von Anspruch 1 abhängig.

VI. Der unabhängige Verfahrensanspruch 14 lautet wie folgt:

"Verfahren zum Betrieben einer Leistungshalbleiterschaltung, umfassend

mehrere Module (Ml, M2, M3, M4), bei denen jeweils ein Treiber (3) mit zumindest einem Leistungshalbleiterbauelement (2) über zumindest eine erste Leitung (4) verbunden ist,

wobei mittels einer mit den Treibern (3) über zweite Leitungen (6) verbundenen Schaltzeitpunktschaltung (5) für jeden der Treiber (3) ein individuelles Schaltsignal (SA1, SA2, SA3, SA4) erzeugt wird, wobei jedes der Schaltsignale (SA1, SA2, SA3, SA4) für den jeweiligen Treiber (3) individuell bezüglich des Schaltzeitpunkts ist, wobei die Schaltzeitpunktschaltung (5) zur Erzeugung der individuellen Schaltsignale (SA1, SA2, SA3, SA4) in Abhängigkeit eines Steuersignals (S) betrieben wird, wobei zumindest einige der Schaltsignale mit einem vorgegebenen individuellen Schalt-Offset (SO1, SO2,SO3, SO4) erzeugt werden, wobei der jeweilige Schalt-Offset (SO1, SO2, SO3, SO4) so gewählt ist, dass ein sich ergebendes asynchrones Schaltverhalten der Leistungshalbleiterbauelemente (2) korrigiert wird."

Die Ansprüche 15 bis 24 sind von Anspruch 14 abhängig.

VII. Die für diese Entscheidung relevanten Argumente der Beschwerdeführerin waren wie folgt:

Der Gegenstand der Ansprüche 1 und 14 sei neu und beruhe auf einer erfinderischen Tätigkeit.

Die erfindungsgemäße Schaltungsanordnung ermögliche eine Korrektur des asynchronen Schaltverhaltens von Leistungshalbleiterbauelementen, so dass diese sich möglichst synchron ein- und ausschalten. Jedes Leistungshalbleiterbauelement weise ein individuelles Schaltverhalten auf, welches z.B. durch Fertigungstoleranzen oder Unterschiede im Layout der Schaltungsanordnung geprägt sei. Bei zeitgleichem Anlegen eines Einschaltsignals an den Gates der IGBTs könne der eine IGBT sich somit schneller einschalten als ein anderer IGBT.

Gemäß Anspruch 1 werde jedes der Schaltsignale für den jeweiligen Treiber individuell bezüglich des Schaltzeitpunkts erzeugt, d.h. die Schaltsignale, die von der Schaltzeitpunktschaltung erzeugt würden und den Treibern der Leistungshalbleiterbauelementen als Eingangssignale zugeführt würden, weisen keinen identischen Schaltzeitpunkt auf, um ein asynchrones Schaltverhalten der Leistungshalbleiter auszugleichen.

Das Ziel der D1 sei es hingegen gerade, synchrone Schaltsignale zu erzeugen. Ein vorgegebener individueller Schalt-Offset gemäß Anspruch 1 könne nicht als inhärente Laufzeit einer Schaltung interpretiert werden.

Entscheidungsgründe

1. Die Beschwerde ist zulässig.

2. Änderungen (Artikel 123 (2) EPÜ)

2.1 Anspruch 1 beruht auf einer Kombination der ursprünglich eingereichten Ansprüche 1 und 4 sowie der ursprünglichen Beschreibung auf Seite 3, Zeilen 27 bis 30 sowie Seite 4, Zeilen 21 bis 24. Entsprechende Änderungen wurden in dem unabhängigen Verfahrensanspruch 14 vorgenommen. Dieser beruht auf einer Kombination der ursprünglichen Ansprüche 15 und 18 sowie der ursprünglichen Beschreibung auf Seite 7, Zeile 1 bis 3 in Verbindung mit Seite 3, Zeilen 27 bis 30 sowie Seite 4, Zeilen 21 bis 24.

Zudem wurde in der Beschreibung das Dokument D1 gewürdigt und die Beschreibungseinleitung an die geänderten Ansprüche angepasst.

Die Erfordernisse der Artikel 123 (2) und 84 EPÜ sowie der Regel 42 (1) b) EPÜ sind somit erfüllt.

3. Neuheit (Artikel 54 EPÜ)

3.1 Der Gegenstand des Anspruchs 1 ist neu gegenüber dem Dokument D1. Insbesondere offenbart das Dokument D1 zumindest nicht die folgenden Merkmale des Anspruchs 1:

- eine Schaltzeitpunktschaltung, mittels der für jeden der Treiber ein individuelles Schaltsignal bezüglich des Schaltzeitpunkts erzeugbar ist,

- mittels der Schaltzeitpunktschaltung sind zumindest einige der Schaltsignale mit einem vorgegebenen individuellen Schalt-Offset erzeugbar, wobei der jeweilige Schalt-Offset so gewählt ist, dass ein sich ergebendes asynchrones Schaltverhalten der Leistungshalbleiterbauelemente korrigiert wird.

3.2 Die Kammer stimmt mit der Beschwerdeführerin insbesondere darin überein, dass die Erzeugung von Schaltsignalen mit einem vorgegebenen individuellen Schalt-Offset gemäß Anspruch 1 jedenfalls nicht so ausgelegt werden kann, dass darunter eine in dem Dokument D1 implizit vorhandene, durch das Layout der Schaltungsblöcke 4 bedingte, inhärente Laufzeitverzögerung verstanden werden kann.

Vielmehr lässt der Wortlaut des Anspruchs 1 eindeutig erkennen, dass eine gezielte und nicht bloß eine zufällige verzögerte Erzeugung von Schaltsignalen vorgenommen wird, und zwar derart, dass die verzögerte Erzeugung von Schaltsignalen ein sich ergebendes asynchrones Schaltverhalten der Leistungshalbleiterbauelemente korrigiert.

3.3 Ferner hat die Beschwerdeführerin überzeugend dargelegt, dass der Hauptzweck der Lehre der Dl gerade nicht die individuelle verzögerte Erzeugung von Schaltsignalen, sondern ganz im Gegenteil die Erzeugung von synchronen Schaltsignalen ist.

Hierzu weist die Schaltungsanordnung der D1 einen Logikschaltkreis ("logic circuit L") auf. Zur Erzeugung von synchronen Schaltsignalen wird das von der I/F-Einheit 106a erzeugte Steuersignal zunächst sowohl der Eingangs-Ausgangs I/O Einheit ("input and output interface I/O") des Schaltkreisblocks ("circuit block 4") des oberen Moduls 10a als auch der I/O Einheit des Schaltkreisblocks des unteren Moduls 10b als Eingangsgröße zugeführt. Die Schaltsignale SDr der Leistungshalbleiterbauelemente sollen zeitgleich erzeugt werden, was die Schaltung gemäß D1 erreicht, indem die von den Eingangs-Ausgangs I/O Einheiten ausgegebenen Schaltsignale einem jeweiligen Logikschaltkreis L als Eingangsgröße zugeführt werden. Der Logikschaltkreis eines Moduls verknüpft die beiden Signale logisch miteinander und gibt als Ausgangssignal das Schaltsignal SDr aus, welches dem jeweilig zugeordneten Treiber Dr als Eingangssignal zum Schalten des jeweiligen IGBTs zugeführt wird. Der Logikschaltkreis L des oberen und der des unteren Moduls 10a und 10b bewirken, dass die Schaltzeitpunkte der Schaltsignale SDr des oberen Moduls 10a und des unteren Moduls 10b immer gleichzeitig erzeugt werden und somit synchron sind (siehe D1 insbesondere in Figur 6 und 7 sowie der zugehörigen Beschreibung, insbesondere Spalte 15, Zeilen 18 bis 41, und Spalte 20, Zeilen 16 bis 42).

Insbesondere aus Spalte 21, Zeilen 37 bis 40 ergibt sich unmittelbar, dass in D1 davon ausgegangen wird, dass das gleichzeitige Erzeugen von Schaltsignalen SDr auch ein identisches Schaltverhalten der Leistungshalbleiterelemente zur Folge hat:

"In this normal action, since the drive signals SDr1, SDr2 are changed at the same time by the function of the logic circuit L, the moments of changing in the gate-emitter voltages VGE1, VGE2 are also the same."

3.4 Demgegenüber betrifft die vorliegende Erfindung das Problem, dass synchrone Schaltsignale gerade kein synchrones Schaltverhalten der Leistungshalbleiterbauelemente bedingen. Der Gegenstand des Anspruchs 1 ist daher auf die Erzeugung von individuellen Schaltsignalen bezüglich des Schaltzeitpunktes gerichtet, die mittels eines vorgegebenen individuellen Schalt-Offsets, also mit einer gewissen zeitlichen Verzögerung, erzeugbar sind, um ein asynchrones Schaltverhalten der Leistungshalbleiterbauelemente zu korrigieren.

Letzteres findet, wie die Beschwerdeführerin zu Recht vorgetragen hat, keine Berücksichtigung in D1, denn dort wird davon ausgegangen, dass das Schaltverhalten der Leistungshalbleiter synchron ist. Ferner ist die Erzeugung der einzelnen Schaltsignale durch die Logikschaltungen L so miteinander gekoppelt und dadurch abhängig von einander, dass gerade keine individuellen Schalt-Offsets erzeugbar sind.

3.5 Die Kammer ist daher insgesamt zu der Überzeugung gelangt, dass das Dokument Dl keine Schaltzeitpunktschaltung gemäß Anspruch 1 offenbart, durch die Schaltsignale mit vorgegebenen individuellen Schalt-Offsets erzeugbar sind, um ein asynchrones Schaltverhalten der Leistungshalbleiterbauelemente zu korrigieren.

3.6 Der Gegenstand des Anspruchs 1 ist daher neu gegenüber D1 im Sinne von Artikel 54 EPÜ. Entsprechendes gilt für den Gegenstand des unabhängigen Verfahrensanspruchs 14, der dem Anspruch 1 entsprechende Merkmale aufweist.

4. Erfinderische Tätigkeit (Artikel 56 EPÜ)

4.1 Der Gegenstand des Anspruchs 1 beruht auch auf einer erfinderischen Tätigkeit gegenüber dem im Prüfungsverfahren genannten Stand der Technik.

4.2 Wie die vorliegende Erfindung betrifft auch das Dokument D1 das Problem einer ungleichmäßigen Lastverteilung auf mehrere Leistungshalbleiterbauelemente einer Schaltungsanordnung. Das Dokument D1 kann somit als nächstliegender Stand der Technik angesehen werden.

4.3 Die technische Wirkung der Unterscheidungsmerkmale (siehe Punkt 3.1 dieser Entscheidung), die auf Seite 4, Zeilen 25 bis 28 der Anmeldung beschrieben ist, ist eine reduzierte Temperaturbelastung der Leistungshalbleiterbauelemente durch eine gleichmäßigere Lastverteilung, die durch die Korrektur eines asynchronen Schaltverhaltens der Leistungshalbleiterbauelemente erzielt wird.

Als objektive technische Aufgabe der Erfindung kann somit die Bereitstellung einer zuverlässigeren Schaltungsanordnung angesehen werden.

4.4 Keines der im Prüfungsverfahren genannten Dokumente D1 oder D2 offenbart eine Schaltzeitpunktschaltung gemäß Anspruch 1.

Wie unter Punkt 3 dieser Entscheidung ausgeführt wurde, geht das Dokument D1 davon aus, dass alle Leistungshalbleiterbauelemente ein identisches Schaltverhalten aufweisen würden, sodass nach der Lehre der D1 die Erzeugung von synchronen Schaltsignalen ausreiche, um eine gleichmäßigere Lastverteilung zu erzielen.

Dem Dokument D2, welches auf dem gleichen Gebiet der Technik liegt, entnimmt der Fachmann zwar, dass unterschiedliche Leistungshalbleiterbauelemente in ihren elektrischen Eigenschaften voneinander abweichen können, wodurch die Zuverlässigkeit der Schaltungsanordnung herabgesetzt sein kann. Zur Lösung dieses Problems schlägt das Dokument D2 jedoch lediglich die wiederholte Erzeugung eines Steuersignals auf der Grundlage einer Abweichung eines gemessenen Stroms gegenüber einem durchschnittlichen Strom mehrerer parallel geschalteter Leistungshalbleiterbauelemente vor. Eine Schaltzeitpunktschaltung im Sinne von Anspruch 1 ist in D2 weder offenbart noch nahe gelegt.

Der Fachmann findet somit im Stand der Technik keine Anregung, eine Schaltzeitpunktschaltung vorzusehen, mittels der für jeden der Treiber ein individuelles Schaltsignal bezüglich des Schaltzeitpunkts erzeugbar ist, und mittels der zumindest einige der Schaltsignale mit einem vorgegebenen individuellen Schalt-Offset erzeugbar sind, wobei der jeweilige Schalt-Offset so gewählt ist, dass ein sich ergebendes asynchrones Schaltverhalten der Leistungshalbleiterbauelemente korrigiert wird.

4.5 Der Gegenstand des Anspruchs 1 wird somit durch den im Prüfungsverfahren genannten Stand der Technik nicht nahegelegt und beruht folglich auf einer erfinderischen Tätigkeit im Sinne von Artikel 56 EPÜ.

Entsprechendes gilt für den Gegenstand des unabhängigen Verfahrensanspruchs 14, der dem Anspruch 1 entsprechende Merkmale aufweist.

5. Ergebnis

Da der Gegenstand der unabhängigen Ansprüche 1 und 14 gegenüber den im Prüfungsverfahren berücksichtigten Dokumenten neu ist (Artikel 54 EPÜ) und auf einer erfinderischen Tätigkeit gegenüber diesen Dokumenten beruht (Artikel 56 EPÜ), und da die Anmeldung darüber hinaus die sonstigen Erfordernisse des EPÜ erfüllt, war der Beschwerde stattzugeben.

Entscheidungsformel

Aus diesen Gründen wird entschieden:

1. Die angefochtene Entscheidung wird aufgehoben.

2. Die Angelegenheit wird an die Prüfungsabteilung mit der Anordnung zurückverwiesen, ein Patent mit folgender Fassung zu erteilen:

Ansprüche:

Nr. 1 bis 24, eingereicht mit Schreiben vom 28. November 2013;

Beschreibung:

Seiten 1, 8 bis 11, wie ursprünglich eingereicht;

Seiten 2 bis 7, 7a, eingereicht mit Schreiben vom 28. November 2013;

Zeichnungen:

Blätter 1/2 bis 2/2 wie ursprünglich eingereicht.