T 0872/14 (Emulation von Schaltkreisentwürfen/SYNOPSYS) of 23.4.2018

Sachverhalt und Anträge

I. Die Beschwerde richtet sich gegen die Entscheidung der Prüfungsabteilung, die europäische Patentanmeldung 03016640.9 zurückzuweisen.

In der Entscheidung wurde u.a. auf das folgende Dokument verwiesen:

D1: Khalid, M.: "Routing Architecture and Layout Synthesis for Multi-FPGA Systems",PhD Thesis, University of Toronto, Department of Electrical and Computer Engineering, 1999.

Die Prüfungsabteilung entschied, dass der Gegenstand des unabhängigen Anspruchs 1 im Hinblick auf Dokument D1 nicht neu sei (Artikel 54 (1) und (2) EPÜ). In zusätzlichen Anmerkungen vertrat sie die Meinung, dass die abhängigen Ansprüche die Erfordernisse des EPÜ in Bezug auf Neuheit und/oder erfinderische Tätigkeit nicht erfüllten.

II. Mit der Beschwerdebegründung reichte die Beschwerdeführerin neue Anspruchssätze gemäß einem Hauptantrag und vier Hilfsanträgen ein. Die Patentansprüche des Hauptantrags beruhten auf den der angegriffenen Entscheidung zugrunde liegenden Patentansprüchen, wobei geringfügige sprachliche Klarstellungen vorgenommen wurden. Die Beschwerdeführerin beantragte, die angefochtene Entscheidung aufzuheben und ein Patent im Umfang der Patentansprüche gemäß dem Hauptantrag oder einem der vier Hilfsanträge zu erteilen.

III. In einer der Ladung zur mündlichen Verhandlung beigefügten Mitteilung führte die Kammer das folgende Dokument in das Verfahren ein:

D4: US 2010/0150147 A1, veröffentlicht am 17. Juni 2010.

Nach ihrer Auffassung war der Auslegung des Anspruchs 1 des Hauptantrags durch die Prüfungsabteilung grundsätzlich zuzustimmen. Der Anspruch dürfte daher nicht durch die Beschreibung gestützt sein (Artikel 84 EPÜ) und sein Gegenstand der Neuheit gegenüber der Offenbarung des Dokuments D1 ermangeln (Artikel 54 (1) und (2) EPÜ).

Bezüglich der Hilfsanträge sah die Kammer die Neuheit gegenüber D1 als erfüllt an, äußerte aber Zweifel, ob sie die Erfordernisse der Artikel 84 und 123 (2) EPÜ erfüllten. Insbesondere könnten negative Einschränkungen wie der im Anspruch aller Hilfsanträge enthaltene Disclaimer nur in Ausnahmefällen verwendet werden. Im vorliegenden Fall dürfte sich ein eingeschränkter Schutzgegenstand durch die Aufnahme positiver Merkmale in den Anspruch klarer definieren lassen. Sollte die Beschwerdeführerin diese Einwände ausräumen, sei mit einer Zurückverweisung an die Prüfungsabteilung zu rechnen.

IV. In Erwiderung auf die Ladung reichte die Beschwerdeführerin neue Anspruchssätze gemäß einem Hauptantrag und fünf Hilfsanträgen ein.

V. In der mündlichen Verhandlung am 23. April 2018 wurde die Sach- und Rechtslage mit der Beschwerdeführerin erörtert. Sie reichte einen neuen Hauptantrag ein, nahm die vorher eingereichten Anträge zurück und stellte die Schlussanträge, die Zurückweisungsentscheidung aufzuheben und ein Patent auf Grundlage des in der mündlichen Verhandlung eingereichten Hauptantrags zu erteilen.

Am Ende der mündlichen Verhandlung verkündete der Vorsitzende die Entscheidung.

VI. Anspruch 1 des neuen Hauptantrags lautet:

"Vorrichtung zur Emulation von Entwürfen für integrierte Schaltkreise mit

zumindest einer Aufnahmeeinrichtung (1, 2, 3, 4, 5, 6) ausgebildet zur Aufnahme von einer Mehrzahl von programmierbaren Logikschaltkreisen (11, 12, 13; 21, 22, 23) mit Anschlusskontakten sowie

einer elektrischen Verbindungsstruktur (14; 24), die BUS-Leitungen (111, 112, 121, 122, 131, 132; 211, 212, 221, 222, 231, 232) aufweist, die jeweils eine Mehrzahl von Kanälen (1...k) umfassen,

wobei jeder programmierbare Logikschaltkreis (11, 12, 13; 21, 22, 23) der Mehrzahl von programmierbaren Logikschaltkreisen an zumindest eine BUS-Leitung der BUS-Leitungen (111, 112, 121, 122, 131, 132; 211, 212, 221, 222, 231, 232) angeschlossen ist, wenn er mit der Aufnahmeeinrichtung verbunden ist,

wobei die BUS-Leitungen (111, 112, 121, 122, 131, 132; 211, 212, 221, 222, 231, 232) durch BUS-Verbindungsleitungen (141, 142, 143) miteinander verbindbar sind, wozu in jeder BUS-Verbindungsleitung (141, 142, 143) eine BUS-Schaltvorrichtung (141', 142', 143') vorgesehen ist,

wobei die elektrische Verbindungsstruktur (14; 24) so ausgebildet ist, dass die Mehrzahl von programmierbaren Logikschaltkreisen unabhängig miteinander verbindbar ist,

wobei zumindest ein Teil der Anschlusskontakte eines jeden programmierbaren Logikschaltkreises (11, 12, 13; 21, 22, 23) unabhängig belegbar ist,

wobei zumindest ein Teil der mit den programmierbaren Logikschaltkreisen (11, 12, 13; 21, 22, 23) verbundenen BUS-Leitungen (111, 112, 121, 122, 131, 132; 141, 142, 143; 211, 212, 221, 222, 231, 232) mittels BUS-Schaltvorrichtungen (111', 112'; 121', 122'; 131', 132'; 141', 142', 143') wahlweise miteinander elektrisch verbindbar ist, wobei jede BUS-Schaltvorrichtung eine Mehrzahl von Schaltern (S1 ... Sk) aufweist,

wobei jeder Kanal (1...k) einer ersten BUS-Leitung (111, 112, 121, 122, 131, 132; 141, 142, 143; 211, 212, 221, 222, 231, 232) nur mit einem zugeordneten Kanal (1...k) einer anderen BUS-Leitung (111, 112, 121, 122, 131, 132; 141, 142, 143; 211, 212, 221, 222, 231, 232) mittels jeweils eines Schalters aus der Mehrzahl der Schalter (S1 ...Sk) zumindest einer der BUS- Schaltvorrichtungen (111', 112'; 121', 122'; 131', 132'; 141', 142', 143') elektrisch verbindbar ist."

Entscheidungsgründe

1. Die Beschwerde genügt den in Regel 101 (1) EPÜ genannten Bestimmungen und ist somit zulässig.

2. Erfindung

2.1 Die Erfindung betrifft eine Vorrichtung zur Emulation von Entwürfen für integrierte Schaltkreise (siehe Beschreibung wie veröffentlicht, Absatz [0001]).

2.2 Eine gängige Methode zur Verifikation von Entwürfen für integrierte Schaltkreise ("Chipdesigns") ist deren Abbildung mit einer programmierbaren Hardware, die häufig aus programmierbaren Logikschaltkreisen, sogenannten FPGA-Schaltkreisen (FPGA = field programmable gate array) aufgebaut ist. Den Vorgang der Verifikation auf einer solchen Hardware bezeichnet man als "Emulation" oder "Rapid Prototyping" (idem, Absatz [0002]).

Da es aufgrund der Größe und Komplexität eines Entwurfs nicht immer möglich ist, den gesamten Entwurf in nur einem einzigen programmierbaren Logikschaltkreis abzubilden, wird eine programmierbare Hardware verwendet, die aus mehreren programmierbaren Logikschaltkreisen besteht. Ein dabei auftretendes Problem ist die geeignete Verdrahtung der Logikschaltkreise untereinander. Je mehr programmierbare Logikschaltkreise verwendet werden müssen, um ein Chipdesign zu verifizieren, um so komplizierter werden die Verbindungsstrukturen. Da sich das zu verifizierende Chipdesign zu dem Zeitpunkt der Emulation zumeist noch in Entwicklung befindet, ist es äußerst schwierig, im Voraus ein Layout der Leiterplatte zu erstellen (idem, Absatz [0003]).

2.3 Aus dem Stand der Technik sind Kreuzschienen-Schaltanordnungen (Anordnungen aus sogenannten crossbar chips) bekannt. Die Lösung mittels Kreuzschienenschaltern ist jedoch nicht sehr vorteilhaft, weil ihr Einsatz aufwendig ist und aufgrund der hohen Komplexität solcher Schaltanordnungen, bei denen jedes Signal mit jedem anderen verbunden werden kann, nur verhältnismäßig lange Durchlaufzeiten der Signale erreicht werden (Absätze [0004] und [0005]).

2.4 Die Aufgabe der vorliegenden Erfindung ist es, eine Vorrichtung zur Emulation von Entwürfen für integrierte Schaltkreise derart auszugestalten, dass bei hoher Flexibilität der Verbindungsstruktur eine hohe Verifikationsgeschwindigkeit ermöglicht wird und damit die Verifikationszeit minimiert werden kann (Absatz [0006]).

Die Aufgabe wird durch die Vorrichtung gemäß der Erfindung gelöst, die eine Aufnahmeeinrichtung für eine Mehrzahl von programmierbaren Logikschaltkreisen, insbesondere FPGAs, sowie eine besondere elektrische Verbindungsstruktur aufweist. Die Verbindungsstruktur besteht aus BUS-Leitungen und BUS-Verbindungsleitungen, die mittels BUS-Schaltvorrichtungen verbindbar sind. Jede BUS-Schaltvorrichtung besteht aus einer Vielzahl von Schaltern. Jeder Kanal der einen BUS-Leitung ist mit dem zugeordneten Kanal der anderen BUS-Leitung mittels eines solchen Schalters elektrisch verbindbar, wobei die einzelnen Kanäle unabhängig voneinander verbindbar sind.

3. Anspruch 1

3.1 Anspruch 1 definiert eine Vorrichtung zur Emulation von Entwürfen für integrierte Schaltkreise mit

(i) zumindest einer Aufnahmeeinrichtung, ausgebildet zur Aufnahme von einer Mehrzahl von programmierbaren Logikschaltkreisen mit Anschlusskontakten, sowie

(ii) einer elektrischen Verbindungsstruktur, die BUS-Leitungen aufweist, die jeweils eine Mehrzahl von Kanälen umfassen,

(iii) wobei jeder programmierbare Logikschaltkreis der Mehrzahl von programmierbaren Logikschaltkreisen an zumindest eine BUS-Leitung der BUS-Leitungen angeschlossen ist, wenn er mit der Aufnahmeeinrichtung verbunden ist,

(iv) wobei die BUS-Leitungen durch BUS-Verbindungsleitungen miteinander verbindbar sind, wozu in jeder BUS-Verbindungsleitung eine BUS-Schaltvorrichtung vorgesehen ist,

(v) wobei die elektrische Verbindungsstruktur so ausgebildet ist, dass die Mehrzahl von programmierbaren Logikschaltkreisen unabhängig miteinander verbindbar ist,

(vi) wobei zumindest ein Teil der Anschlusskontakte eines jeden programmierbaren Logikschaltkreises unabhängig belegbar ist,

(vii) wobei zumindest ein Teil der mit den programmierbaren Logikschaltkreisen verbundenen BUS-Leitungen mittels BUS-Schaltvorrichtungen wahlweise miteinander elektrisch verbindbar ist, wobei jede BUS-Schaltvorrichtung eine Mehrzahl von Schaltern aufweist,

(viii)wobei jeder Kanal einer ersten BUS-Leitung nur mit einem zugeordneten Kanal einer anderen BUS-Leitung mittels jeweils eines Schalters aus der Mehrzahl der Schalter zumindest einer der BUS- Schaltvorrichtungen elektrisch verbindbar ist.

3.2 Der Anspruch unterscheidet sich vom Anspruch 1 des der Zurückweisungsentscheidung zugrunde liegenden Anspruchssatzes im Wesentlichen dadurch, dass sich Merkmal (i) auf zumindest eine Aufnahmeeinrichtung statt auf eine Aufnahmeeinrichtung bezieht, Merkmal (iv) eingefügt wurde, und Merkmale (vii) und (viii) die BUS-Schaltvorrichtungen und die Verbindungen zwischen den BUS-Leitungen mittels BUS-Schaltvorrichtungen konkreter definieren.

4. Artikel 84 EPÜ - Anspruch 1

4.1 In ihrer Mitteilung äußerte die Kammer Bedenken, ob Anspruch 1 des seinerzeitigen Hauptantrags durch die Beschreibung gestützt war (Artikel 84 EPÜ). Auf der einen Seite sollte sich laut der Beschreibung die Erfindung von einer Lösung mittels Kreuzschienenschalter unterscheiden. Auf der anderen Seite ließ es der in Anspruch 1 verwendete Begriff "Schalter, mittels dessen BUS-Leitungen wahlweise miteinander elektrisch verbindbar sind" zu, ihn - in Übereinstimmung mit der Prüfungsabteilung - auch als einen Kreuzschienenschalter umfassend zu verstehen.

4.2 Im Vergleich zum erstinstanzlich zurückgewiesenen Anspruch wurde Anspruch 1 in mehreren Merkmalen klargestellt und durch Konkretisierungen beschränkt: Seine Merkmale (iv), (vii) und (viii) definieren, wie ein Teil der mit den programmierbaren Logikschaltkreisen verbundenen BUS-Leitungen mittels BUS-Schaltvorrichtungen wahlweise miteinander elektrisch verbindbar ist. Laut Merkmal (viii) ist jeder Kanal einer ersten BUS-Leitung mit nur einem zugeordneten Kanal einer anderen BUS-Leitung mittels eines Schalters aus der Mehrzahl der Schalter einer der BUS-Schaltvorrichtungen elektrisch verbindbar.

Da in einer mittels (Teil-)Kreuzschienenschalter implementierten BUS-Schaltvorrichtung ein Kanal einer ersten BUS-Leitung mit mehr als einem Kanal einer anderen BUS-Leitung mittels eines einzigen Schalters elektrisch verbindbar ist, schließt Anspruch 1 eine solche mittels (Teil-)Kreuzschienenschalter implementierte BUS-Schaltvorrichtung aus.

4.3 In ihrer Mitteilung äußerte die Kammer ferner hinsichtlich der seinerzeitigen Hilfsanträge Zweifel, ob der Anspruchsgegenstand durch die vorgenommenen negativen Einschränkungen (Disclaimer) in klarer Weise definiert wurde. Anspruch 1 verwendet keinen derartigen Disclaimer und ist daher diesem Einwand nicht mehr ausgesetzt.

4.4 Somit wurden die von der Kammer erhobenen Einwände mangelnder Stützung durch die Beschreibung und mangelnder Klarheit ausgeräumt. Anspruch 1 erfüllt somit die Erfordernisse des Artikels 84 EPÜ.

5. Artikel 123 (2) EPÜ - Anspruch 1

Die Vorrichtung nach Anspruch 1 ist durch den ursprünglich eingereichten Anspruch 1 und Merkmale der Ausführungsbeispiele der Figuren 1 bis 3 in der ursprünglich eingereichten Anmeldung gestützt.

5.1 Insbesondere sind die Merkmale (i) bis (iii) im ursprünglich eingereichten Anspruch 1 und in der Beschreibung wie ursprünglich eingereicht, z.B. auf Seite 10, Zeile 35, bis Seite 11, Zeile 13, und Seite 11, Zeile 25, bis Seite 12, Zeile 11, ("zumindest einer Aufnahmeeinrichtung") offenbart.

5.2 Wie in der mündlichen Verhandlung erörtert, weist die Vorrichtung gemäß der Erfindung "BUS-Leitungen", z.B 111, 112, 121, 122, 131 und 132 in Figuren 1 und 3, aber auch "BUS-Verbindungsleitungen", z.B. 141, 142 und 143 in Figur 1, auf. Obwohl Figur 3 die Bezugszeichen 141, 142 und 143 nicht enthält, werden die Linien der auf Figur 1 dargestellten BUS-Verbindungsleitungen mit Bezugszeichen 141, 142 und 143 auch in Figur 3 dargestellt. Die BUS-Verbindungsleitungen sind deshalb auch für das Ausführungsbeispiel mit mehreren Aufnahmeeinrichtungen der Figur 3 ursprünglich offenbart. Merkmal (iv) erwähnt diese BUS-Verbindungsleitungen und ist der Seite 10, Zeile 1 bis 26, und den Figuren 1 bis 3 zu entnehmen.

5.3 Merkmal (v) ist in den ursprünglichen Ansprüchen 1 und 2 und auf Seite 10, Zeilen 20 bis 21, offenbart.

5.4 Merkmal (vi) ist durch den ursprünglichen Anspruch 1 und Seite 10, Zeilen 28 bis 33, der Beschreibung gestützt.

5.5 Merkmal (vii) ist im ursprünglichen Anspruch 1 sowie auf Seite 4, Zeilen 21 bis 27, Seite 10, Zeile 15 bis Seite 12, Zeile 11, und Figuren 2 und 3 offenbart.

5.6 Merkmal (viii) ist auf Seite 4, Zeilen 21 bis 27, und Seite 10, Zeilen 17 bis 26, Figur 2, sowie Seite 11, Zeile 25 bis Seite 12, Zeile 11, offenbart.

5.7 In ihrer Mitteilung äußerte die Kammer Bedenken hinsichtlich einer unzulässigen Zwischenverallgemeinerung, weil schaltbare Verbindungsstrukturen beansprucht wurden, die möglicherweise nicht vom Ausführungsbeispiel der Figur 2 gestützt seien. Insbesondere erfassten die damaligen Ansprüche Verbindungsstrukturen, bei denen mehrere Kanäle ("zumindest ein Kanal") einer BUS-Leitung mit einem Kanal mehrerer anderer BUS-Leitungen ("von zumindest einer anderen BUS-Leitung") mittels eines Schalters verbindbar waren. Dieser Einwand ist durch Anspruch 1 des neuen Hauptantrags ausgeräumt, da die Merkmale (iv), (vi) und (viii) nunmehr definieren, dass jede BUS-Schaltvorrichtung eine Mehrzahl von Schaltern aufweist und dass jeder Kanal einer ersten BUS-Leitung nur mit einem zugeordneten Kanal einer anderen BUS-Leitung mittels jeweils eines solchen Schalters elektrisch verbindbar ist.

5.8 Anspruch 1 erfüllt damit die Erfordernisse des Artikels 123 (2) EPÜ.

6. Neuheit - Artikel 54 (1) und (2) EPÜ

6.1 Aus den vorangehenden Erwägungen folgt, dass der Gegenstand des Anspruchs 1 durch die geänderten Merkmale gegenüber den aus dem Stand der Technik bekannten Kreuzschienenschaltern abgegrenzt wurde.

6.2 In der angefochtenen Entscheidung wurde der Einwand der mangelnden Neuheit auf Dokument D1 gestützt.

Dokument D1 beschreibt verschiedene programmierbare Multi-FPGA-Vorrichtungen für Emulation oder Rapid Prototyping von Entwürfen für integrierte Schaltkreise (siehe Seiten ii und 1). Auf Seite 39, vorletzte Zeile, bis Seite 40 wird erläutert, dass Teil-Kreuzschienenschalter eine unnötig hohe Flexibilität für Verschaltungen mit Hilfe zusätzlicher Field-Programmable Interconnect Devices (FPID)-Kontakte realisieren. Aus diesem Grund werden Hybrid-Architekturen vorgeschlagen, bei denen die Verbindungsstruktur aus einer Mischung aus programmierbaren und festverdrahteten (hardwired) Verbindungen besteht. Auf den Seiten 40 bis 44 werden verschiedene Hybrid-Architekturen, insbesondere die "Hybrid Torus Partial-Crossbar" (HTP), die Hybrid "Complete-Graph Partial-Crossbar" (HCGP) und die "Hardwired-Clusters Partial-Crossbar" (HWCP)- Architekturen, vorgeschlagen (Abbildungen 3-3, 3-4 und 3-6). Diese Architekturen werden auf einer oder mehreren Leiterplatten implementiert ("boards", Seite 45) und unterscheiden sich in der jeweiligen Verbindungsstruktur (Abbildungen 3-3, 3-4 und 3-6). Sowohl die Leiterplatten wie die darauf aufgenommenen FPGAs haben Anschlusskontakte. Jede der aus dem Dokument D1 bekannten Multi-FPGA-Vorrichtungen weist somit eine Aufnahmeeinrichtung zur Aufnahme von Logikschaltkreisen mit Anschlusskontakten und einer elektrischen Verbindungsstruktur auf. In den HTP- und HCGP-Architekturen sind mehrere Busse vorgesehen mit jeweils einer Mehrzahl von Anschlusskontakten ("pins") (Seite 41; Abbildung 3-4).

6.3 Die angefochtene Entscheidung geht bei ihrer Begründung der mangelnden Neuheit von einem solchen aus D1 bekannten Multi-FPGA-System mit Hybrid-Architektur als nächstliegendem Stand der Technik aus. Allerdings werden in allen in D1 auf den Seiten 39 bis 45 beschriebenen Multi-FPGA-Systemen mit Hybrid- Architektur Kreuzschienenschalter oder Teil-Kreuzschienenschalter als BUS-Schaltvorrichtungen verwendet.

Dokument D1 beschreibt hauptsächlich Multi-FPGA-Systeme, die die Verbindungsstruktur mittels Kreuzschienenschalter oder Teil-Kreuzschienenschalter implementieren. Auf Seite 7 von Dokument D1 werden zwar auch Multi-FPGA-Systeme mit einer "FPGA-only"-Architektur erwähnt, die keine Kreuzschienenschalter verwenden (Seite 7, letzter Absatz, siehe auch Seite 3, letzter Absatz). Jedoch wird eine solche Lösung ohne Kreuzschienenschalter nicht im Zusammenhang mit einem der Multi-FPGA-Systeme mit Hybrid-Architekturen auf den Seiten 39 bis 45 offenbart. Für Multi-FPGA-Systeme ohne Kreuzschienenschalter wird weder eine Architektur noch eine Topologie in D1 offenbart.

Somit unterscheidet sich der Gegenstand des Anspruchs 1 vom nächstliegenden Stand der Technik zumindest durch die Merkmale (vii) und (viii). In dieser Hinsicht stimmt die Kammer der Beschwerdeführerin zu, dass die durch die Merkmale (iv), (vii) und (viii) definierte Verschaltbarkeit sich deutlich von einer 1:n oder n:n Verschaltbarkeit eines (Teil-)Kreuzschienenschalters unterscheidet (siehe auch Punkt 4.1 oben).

6.4 Aus diesem Grund ist der Gegenstand von Anspruch 1 gegenüber der Offenbarung von D1 als neu anzusehen (Artikel 54 (1) und (2) EPÜ).

7. Weiteres Verfahren

7.1 Anspruch 1 räumt den Zurückweisungsgrund der angefochtenen Entscheidung sowie die vorläufigen Einwände der Kammer unter den Artikeln 54, 84 und 123 (2) EPÜ aus.

7.2 Da die Prüfungsabteilung sich in der angefochtenen Entscheidung lediglich mit Artikel 54 EPÜ befasst hat, ist es angemessen, die Angelegenheit zur weiteren Entscheidung an die erste Instanz zurückzuverweisen (Artikel 111 (1) EPÜ).

Entscheidungsformel

Aus diesen Gründen wird entschieden:

1. Die angefochtene Entscheidung wird aufgehoben.

2. Die Angelegenheit wird zur weiteren Entscheidung an die erste Instanz zurückverwiesen.